(11)Publication number:

04-217231

(43)Date of publication of application: 07.08.1992

(51)Int.CL

G02F 1/136 G02F 1/133

(21)Application number: 02-403949

(71)Applicant :

FUJITSU LTD

(22)Date of filing:

19.12.1990

(72)Inventor:

TAKEUCHI FUMIYO

ICHIMURA TERUHIKO

WATANABE KAZUHIRO

(54) MANUFACTURE OF THIN FILM TRANSISTOR MATRIX SUBSTRATE

(57)Abstract:

PURPOSE: To improve reliability of connection between a bus line terminal and a wiring terminal of an external circuit by forming both the gate bus line terminal and the drain bus line terminal of a conductive oxidized film.

CONSTITUTION: A gate bus line terminal 40, formed of a transparent conductive oxidation film, is formed in a region where a gate bus line terminal train of a transparent substrate 11 is arranged. Next, the gate bus line terminal 40 is coated to form a low resistance metal film 400'a of lower layer in a required part of a display part region, and a heat resistant metal film of upper layer is formed on the film 400'a. Thereafter, pattern forming is performed so as to form a gate bus line 400b of upper layer by coating an end part in a gate bus line side of the gate bus line terminal 40. Then, the low resistance metal film 400'a of lower layer, exposed in a surface, is etching-removed to form a gate bus line 400. At this time, a gate electrode 14, formed of a laminated film, is formed in a thin film transistor part.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平4-217231

(43)公開日 平成4年(1992)8月7日

| (51)Int.Cl.5 | | 識別記号 | 庁内整理番号 | FI | 技術表示箇所 |
|--------------|-------|-------|---------|----|--------|
| G 0 2 F | 1/136 | 500 | 9018-2K | | |
| | 1/133 | 5 5 0 | 7820-2K | | |

審査請求 未請求 請求項の数4(全 8 頁)


| (21)出顧番号 | 特類平2-403949 | (71) 出願人 000005223 |
|----------|------------------|----------------------|
| | | 富士通株式会社 |
| (22)出願日 | 平成2年(1990)12月19日 | 神奈川県川崎市中原区上小田中1015番地 |
| | | (72) 発明者 竹内 文代 |
| | | 神奈川県川崎市中原区上小田中1015番地 |
| | | 富上通株式会社内 |
| | | (72)発明者 市村 照彦 |
| | | 神奈川県川崎市中原区上小田中1015番地 |
| | | 富士通株式会社内 |
| | | (72)発明者 渡辺 和広 |
| | | 神奈川県川崎市中原区上小田中1015番地 |
| | | 富士通株式会社内 |
| | | (74)代理人 弁理士 井桁 貞一 |
| | | |
| | | j · |

(57)【要約】

【目的】 本発明は新規な薄膜トランジスタマトリクス 基板の製造方法に関し、とくに、アクティブマトリクス 型液晶表示装置に用いる薄膜トランジスタマトリクス回路のパスライン端子と外部回路の配線端子との接続の信頼性を向上させることを目的とする。

【構成】 透明基板(11)上に導電性酸化物膜からなるゲートバスライン端子(40)部を形成したあと、該ゲートバスライン端子(40)部のパスライン側の端部を覆って、下層の低抵抗金属膜と上層の耐熱性金属膜の積層膜からなるゲートパスライン(400)を形成するように薄膜トランジスタマトリクス基板の製造方法を構成する。

本発明方法の第1実施例を示了図



1

【特許請求の範囲】

【諸求項1】 透明基板(11)上に少なくともゲート電極 (14), ゲート絶縁膜(16), 動作半導体層(15), ソースおよびドレイン電板(12,13) からなる複数の薄膜トランジスタ(10)を形成し、それぞれのソース電極(12)には透明な画素電極(19)を配設し、各ゲート電極(14)およびドレイン電極(13)をそれぞれ接続するゲートバスライン(400) およびドレインパスライン(500) の各端末部には外部回路接続用のゲートパスライン端子(40)およびドレインパスライン端子(50)を形成してなる薄膜トランジスタ 10マトリクス基板の製造方法において、前記ゲートバスライン端子(40)およびドレインパスライン端子(50)を向れも導電性酸化物膜により形成することを特徴とした薄膜トランジスタマトリクス基板の製造方法。

【請求項2】 透明基板(11)上に導電性酸化物膜からな てないスペー るゲートバスライン端子(40)部を形成したあと、該ゲー いシール材 トバスライン端子(40)部のバスライン側の端部を覆って してアクテー 下層の低抵抗金属膜と上層の耐熱性金属膜の積層膜から なるゲートバスライン(400)が形成されることを特徴と にカラーフェした 請求項1 記載の 薄膜トランジスタマトリクス基板の 20 構成される。 製造方法。 (0004)

【請求項3】 透明基板(11)上に低抵抗金属膜からなる下層のゲートパスライン(400a)を形成し、該下層のゲートパスライン(400a)の端末部を覆って耐熱性金属膜からなる上層のゲートパスライン(400b)を形成したあと、該上層のゲートパスライン(400b)の端末部上に一端が積層接続されるように導電性酸化物膜からなるゲートパスライン端子(40)が形成されることを特徴とした請求項1記載の轉膜トランジスタマトリクス基板の製造方法。

【蘭求項4】 透明基板(11)上に導電性酸化物膜からな 30 るゲートバスライン端子(40)部と低抵抗金属膜からなる下層のゲートバスライン(400a)とをその間にスペース(8 0)を設けて形成したあと、前記下層のゲートバスライン(400a)と前記ゲートバスライン端子(40)部のバスライン側の端部を覆って前記スペース(80)を橋絡するごとくに耐熱性金属膜からなる上層のゲートバスライン(400b)を積層形成することを特徴とした請求項1記載の薄膜トランジスタマトリクス基板の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は薄膜トランジスタマトリクス基板の製造方法に関する。詳しくは、アクティブマトリクス型液晶表示装置に用いる薄膜トランジスタマトリクス回路のパスライン端子と外部回路の配線端子との接続の信頼性を向上させるための薄膜トランジスタマトリクス基板の製造方法に関する。

[0002]

【従来の技術】図形表示を行う液晶表示装置には単純マ ライン500 の先端部が除去されてドレインパスライン熔トリクス型液晶表示装置とアクティブマトリクス型液晶 子50が露出されている。なお、11はガラスなどからなる表示装置が多く用いられているが、表示品質の点ではア 50 透明基板、16a, 16b はそれぞれSiO₂, SiN などからなる

クティブマトリクス型液晶表示装置が優れており、とく に、カラー表示の場合にはアクティブマトリクス型液晶 表示装置が最も有望で既に実用化され始めている。

2

. . . .

【0003】図5はアクティブマトリクス型液晶表示パ ネルの外観を示す斜視図である。図中、1は薄膜トラン ジスタマトリクス基板で透明基板11の上に薄膜トランジ スタ素子アレイが形成され、各素子には表示画素に対応 して透明な画素電極が配設されている。40および50は各 薄膜トランジスタ素子のゲート電極およびドレイン電極 が接続されたゲートバスライン端子およびドレインパス ライン端子であり、その上には配向膜18が設けられてい る。一方、2は共通電極基板で透明基板20の上に透明な ベタ電極21と配向膜22が積層形成されている。両基板は 配向膜面を中にして狭い空間が形成されるように図示し てないスペーサを挟み基板の周縁部を同じく図示してな いシール材で密閉接着し、その空間に液晶3を注入封止 してアクティブマトリクス型液晶表示パネルが構成され ている。なお、本図は白黒表示用の場合であるが、これ にカラーフィルタを付加すればカラー液晶表示パネルが

【0004】図6は薄膜トランジスタマトリクス基板の構成例を示す図で前配図5で説明した例の様膜トランジスタ素子群の一部を概念的に拡大して示したものである。図中、10は薄膜トランジスタで基板上に先ずゲート電極を配置する,いわゆるボトム・ゲート・スタガー型と呼ばれる構成のものを示してあり、図示してない透明基板上に生成されたゲートパスライン400から張り出したゲート電優14, たとえば、11, 11, 11, 12, 13, 13, 14, 14, 15, 15, 15, 17, 18, 18, 18, 19, 19, 19, 11, 11, 11, 11, 12, 13, 13, 13, 14, 13, 14, 15, 15, 15, 17, 18, 18, 19

【0005】図7はドレインバスライン端子列の構成例を示す図で、同図(イ)は部分平面図,同図(ロ)は部分拡大図,同図(ハ)はA-A'斯面図,同図(二)はB-B'断面図である。

【0006】表示パネルの表示部を構成する薄膜トランジスタマトリクス配置部100の各端部にはゲートパスライン端子列4とドレインパスライン端子列5が形成されている。 通常、 Al などからなるドレインパスライン500の下にはソース・ドレインメタルまたは透明な導電性酸化物膜, たとえば、ITO(Inco.-Sno.) 膜が形成されており、その端末部であるドレインパスライン端子列5は断面図からわかるように Al などからなるドレインパスライン500の先端部が除去されてドレインパスライン方子 750が露出されている。 なお、11はガラスなどからなる 透明基板 16a 16b はそれぞれSio Sin などからなる

ゲート絶録膜である。そして、ソース・ドレインメタル または透明な導電性酸化物膜からなるドレインパスライ ン端子50と外部回路の配線端子との接続は、たとえば、 異方性導電フィルムを用いてフレキシブル配線ケーブル の端子との接続により行っている。

【0007】一方、図8は従来のゲートパスライン端子 列の構成例を示す図で、同図(イ)は部分平面図、同図 (ロ) は部分拡大図, 同図 (ハ) はA-A' 断面図. 同図 (二) はB-B' 断面図である。なお、前配の諸図面で説明 したものと同等の部分については同一符号を付し、か 10 つ、同等部分についての説明は省略する。

【0008】この場合には、ゲート電極形成時に透明基 板11の上にゲートパスライン400 およびその端末部分で あるゲートパスライン端子40 (たとえば、Alからなる下 眉40a とTiからなる上層40b との積層膜から構成されて いる)とが同時形成され、薄膜トンジスタ素子アレイ形 成工程中は、いわゆる、ゲート絶縁膜16 (たとえば、Si Ocからなる下層16a と SiN からなる上層16b との積層 膜から構成されている)がそれらの上に被覆されてい る。そして、薄膜トランジスタマトリクス基板1の最終 20 工程において、たとえば、ケミカル・ドライ・エッチン グなどによりゲートバスライン端子列4 の領域のゲート 絶縁膜16が除去されて各ゲートバスライン40を露出させ る。そして、このTi/Al などからなるゲートパスライン 端子40と外部回路との接続は、たとえば、異方性導電フ ィルムを用いてフレキシブル配線ケーブルの端子との接 続によって行っている。

[0009]

【発明が解決しようとする課題】しかし、上記従来のバ スライン端子列の形成に際し、薄膜トランジスタマトリ 30 クス基板作製の最終工程において、たとえば、CFa +02 の混合ガスなどによるゲート絶縁膜16のケミカル・ドラ イ・エッチング処理を行う必要がある。ドレインパスラ イン端子50はエッチングの際にレジスト膜で覆われてい るか、または、前記のごとく透明な導電性酸化物膜、た とえば、ITO(Ing Os -SaOg) 積からなるので、それらの処 理で何ら悪影響を受けることがないが、ゲートパスライ ン端子40はTi/AI膜が露出されるように形成されるた め、その表面が酸化されたりその他の変質や損傷を受 け、その結果、外部回路への接続のためのフレキシブル 40 配線ケーブルの端子との接続強度が弱く、また、接続抵 抗も大きくなってアクティブマトリクス型液晶表示装置 の品質・信頼性の低下を招くなどの重大な問題が生じて おり、その解決が求められていた。

[0010]

【課題を解決するための手段】上記の課題は、透明基板 11上に少なくともゲート電極14,ゲート絶縁膜16,動作 半導体層15、ソースおよびドレイン電板12および13から なる複数の薄膜トランジスタ10を形成し、それぞれのソ 一ス電極12には透明な画素電極19を配設し、各ゲート電 *50* 導電性酸化物膜,たとえば、厚さ50~100 nm程度のIT

極14およびドレイン戦極13をそれぞれ接続するゲートパ スライン400 およびドレインパスライン500の各端末部 には外部回路接続用のゲートパスライン端子40およびド レインパスライン嫡子50を形成してなる薄膜トランジス タマトリクス基板の製造方法において、前記ゲートパス ライン端子40およびドレインパスライン端子50を何れも 導電性酸化物膜により形成する薄膜トランジスタマトリ クス基板の製造方法により解決できる。具体的には、透 明基板11上に導電性酸化物膜からなるゲートパスライン 端子40部を形成したあと、該ゲートパスライン端子40部 のバスライン側の端部を覆って下層の低抵抗金属膜と上 層の耐熱性金属膜の積層膜からなるゲートパスライン40 0 が形成されるようにしたり、あるいは、透明基板11上 に低抵抗金属膜からなる下層のゲートパスライン400aを 形成し、該下層のゲートパスライン400aの熔末部を覆っ て耐熱性金属膜からなる上層のゲートパスライン400bを 形成したあと、該上層のゲートパスライン400bの端末部 上に一端が積層接続されるように導電性酸化物膜からな るゲートパスライン端子40が形成されるようにしたり、 あるいは、透明基板11上に専電性酸化物膜からなるゲー トバスライン端子40部と低抵抗金属膜からなる下層のゲ ートパスライン400aとをその間にスペース80を設けて形 成したあと、前記下層のゲートパスライン400aと前記ゲ ートパスライン端子40部のパスライン側の端部を覆って 前記スペース80を橋絡するごとくに耐熱性金属膜からな る上層のゲートバスライン400bを積層形成するなどの薄 膜トランジスタマトリクス基板の製造方法により効果的 に解決することができる。

[0011]

【作用】本発明によれば、ゲートパスライン端子40も導 電性酸化物膜, たとえば、ITO(Ia2O3-SaO2) 膜で形成さ れており、しかも、低抵抗金属膜からなる下層のゲート パスライン400a, たとえば、A1膜が雰囲気中でITO 膜と 近接状態を形成することがないので、製造工程中の各種 処理、たとえば、ケミカル・ドライ・エッチングや現像 処理などによる表面の酸化,あるいは、170(1m20g-Sm 0.) 膜の還元などの悪影響を受けることがなく、したが って、外部回路への接続のためのフレキシブル配線ケー ブルの端子との接続強度や接続抵抗が優れ安定性が高い のである.

[0012]

【実施例】図1は本発明方法の第1実施例を示す図で主 な工程順に図示してある。なお、同図(イ)はゲートバ スライン場子列部分を, 同図(ロ) は薄膜トランジスタ 部分を示した。これは両者が同時形成される部分が多く あり、それらの関係がよく理解されるように参考のため

【0013】工程(1):ガラス板などからなる透明基板11 のゲートパスライン端子列4を配置する領域に、透明な

0(InzOs-SaOz) 膜からなるゲートパスライン始子40をス パッタ法と公知のホトリソグラフィ技術を用いて所定の 形状に形成する。

【0014】 工程(2): 上記処理基板のゲートバスライン 端子40を図示したごとくに覆い、表示部領域の所要部分 に下層の低抵抗金属膜400'a, たとえば、厚さ50~150 n mのAI膜を蒸着する。

【0015】工程(3):上記処理基板の下層の低抵抗金属 膜400'aの上に、上層の耐熱性金属膜、たとえば、厚さ5 0~150 nmのTi膜をスパッタ形成したあと、図示した 10 ごとくゲートパスライン端子40のゲートパスライン側の 端部を覆って上層のゲートパスライン400bが形成される ように、公知のホトリソグラフィ技術を用いて上層の耐 熱性金属膜、たとえば、Ti膜のパターン形成を行う。こ の時、下層の低抵抗金属膜400'a はエッチングされない ようなエッチング液あるいはエッチングガスを選択す

【0016】工程(4):上記処理基板の表面に露出してい る下層の低抵抗金属膜400'a,たとえば、A1膜を、上層の 耐熱性金属膜,たとえば、Ti膜からなるゲートパスライ 20 ンパターンをマスクとして、たとえば、りん酸+硝酸+ さく酸の混酸を用いてエッチング除去し、TiまたはTi/A 1 の積層膜からなるゲートバスライン400 を形成する。 この時、同図(ロ)に示したごとく薄膜トランジスタ部 分には同じくTi/Al の積層膜からなるゲート電極14が形 成される。

【0017】工程(5):上記処理基板の上にゲート絶縁膜 16(16b/16a)として、たとえば、約50~300nmの SiN /S10g からなる積層膜と、動作半導体層15として,たと して, たとえば、厚さ100~200 nmのSiOs膜とを、た とえば、プラズマCVD 法で連続形成する。

【0018】 工程(6): 上記処理基板の上にコンタクト 層、ソース電極膜およびドレイン電極膜として、たとえ ば、na-Si,Ti膜を形成したあと、素子分離を行い多 数の薄膜トランジスタ10をマトリクス状に形成する。こ の時、端子部分の動作半導体層15と保護層17は上記処理 中にエッチング除去される。

【0019】工程(7):上記処理基板に形成された薄膜ト ランシスタのドレイン電極13を接続するために、たとえ 40 ば、厚さ300 ~500 nmのAl腹からなるドレインパスラ イン500 を形成したあと、ソース電極に接続して透明な 導電性酸化物膜, たとえば、JTO(InzOs-SnOz) 膜からな る画素電極19を形成する。

【0020】工程(8):上記処理基板のゲートパスライン 端子列4の領域以外の表示部領域に図示してないレジス トパターンを形成したあと、たとえば、CP1+01ガスを用 いてケミカル・ドライ・エッチング(CDE) によりゲート 絶録膜16をエッチング除去してゲートパスライン端子40 リクス基板が作製される。

【0021】なお、上記工程では詳細説明は省略した が、ドレインパスライン端子列5については従来と同様 の1T0(In₂O₂-SnO₂)膜からなるドレインパスライン端子5 0で構成したものをそのまゝ使用してよいことは勿論で ある。

【0022】また、導電性酸化物膜としては170(12:0-SnO₂) 膜とは限らないが、この場合画素電極19を構成す るITO(In2O2-SDO2) 膜と兼用して用いることにより、全 体の工程数を削減できる利点がある。

【0023】図2は本発明方法の第1実施例におけるゲ ートパスライン端子列の構成を示す図で、同図(イ)は 上面図, 同図(ロ)はB-B'断面図。同図(ハ)はA-A'断 面図である。なお、前記の諸図面で説明したものと同等 の部分については同一符号を付し、かつ、同等部分につ いての説明は省略する。

【0024】すなわち、図からゲートバスライン端子列 領域では導電性酸化物膜、たとえば、ITO 膜からなるバ スライン端子40だけが露出し、一方,表示部領域では低 抵抗金属膜、たとえば、Al膜からなる下層のゲートバス ライン400aを、耐熱性金属膜, たとえば、Ti膜からなる 上層のゲートパスライン400bが覆うように積層してゲー トパスライン400 が形成されていることがよくわかる。

【0025】図3は本発明方法の第2実施例を示す図で 主な工程順に図示してある。なお、同図(イ)はX-X'断 面図,同図(ロ)は上面図である。また、各部分のプロ セスの多くは上記第1実施例の場合とほど同様であるの で重複する部分については説明を省略する。

【0026】工程(1): ガラス板などからなる透明基板1 えば、厚さ10~30 n mのa-Si膜と、さらに,保護層17と 30 1の表示部領域に下層のゲートパスライン400aを所定の パターンに形成する。

> 工程(2):上記処理基板の表示部領域とゲートパスライン 端子列領域の一部にかけて、少なくとも前記下層のゲー トバスライン400aの端子部側の端部を覆って図示したご とく上層の耐熱性金属膜400'b を被着する。

> 【0027】工程(3):上記処理基板の上層の耐熱性金属 膜400'bの端子部側の端部を覆ってゲートバスライン端 子列領域の上に導電性酸化物膜40'を図示したごとき配 置で形成する。

【0028】工程(4):上記処理基板の上にホトレジスト を喰布し、ゲートパスラインとゲートパスライン端子と なる部分に図示したごとき形状にレジストパターン90を 形成する。

【0029】工程(5):上記処理基板を塩素化合物系のガ ス,たとえば、CC1+10tガスの中でプラズマエッチング を行いレジストが被覆されていない部分の上層の耐熱性 金属膜400'bと導電性酸化物膜40'とを同時エッチング して、ゲートパスライン400 とその端末部を覆うゲート パスライン端子40を形成し、一方、表示部領域に薄膜ト を露出すれば、本発明方法による薄膜トランジスタマト 50 ランジスタをマトリクス状に同時形成して行けば、同様

7

に本発明方法による薄膜トランジスタマトリクス基板が 作製され、前配第1実施例によるものと同様な効果が得 られることは説明するまでもない。

【0030】図4は本発明方法の第3実施例を示す図で主な工程順に図示してある。なお、同図(イ)はX-X'断 面図、同図(ロ)は上面図である。また、各部分のプロセスの多くは上記第1実施例の場合とほど同様であるので重複する部分については説明を省略する。

【0031】工程(1a):ガラス板などからなる透明基板 11のゲートパスライン端子列4を配置する領域に、導電 10 性酸化物膜,たとえば、ITO(IngOs-SnOg) 膜からなるゲートパスライン端子40をスパッタ法と公知のホトリソグラフィ技術を用いて所定の形状に形成する。

【0032】 工程(1b):上配処理基板のゲートパスライン端子40の上にレジストパターン91を形成する。

工程(1c):上記処理基板を130 ~150 ℃に加熱してレジストを軟化させ、ゲートパスライン端子40のエッジ部を覆ったレジストパターン91'を形成する。

【0033】工程(2a~2c):上記処理基板の上に低抵抗 金属膜400'aを形成し、表示部領域のゲートバスライン 20の上に、かつ、ゲートバスライン端子40のゲートバスライン側の端部に重ならないようにレジストパターン92を形成したあと、該レジストパターン92をマスクとして公知のエッチング方法により低抵抗金属膜400'aをエッチング除去する。

【0034】工程(3):上記処理基板の上のレジストバターン92を適当な利離液で除去して下層のゲートパスライン400aとゲートパスライン端子40をそれぞれ分離する。この時、図示したごとくそれぞれのゲートバスライン400aとゲートバスライン端子40との間にはスペース80が形 30成される。

【0035】工程(4):上記処理基板の前記下層のゲートパスライン400aと前記ゲートパスライン端子40のパスライン側の端部を覆って前記スペース80を橋絡するごとくに耐熱性金属膜からなる上層のゲートパスライン400bを積層形成して両者間の電気的接続を行う。

【0036】工程(5):上記処理基板のゲートバスライン 400bを覆うように図示したごとくゲート絶縁膜16を形成 し、さらに、表示部領域に薄膜トランジスタマトリクス を形成すれば、同様に本発明方法による薄膜トランジス 40 タマトリクス基板が作製され、前記第1および第2実施 例によるものと同様な効果が得られることは説明するまでもない。

【0037】耐熱性金属膜として用いたTiは、パルプメタル、いわゆる、弁作用金属としても知られており、このような金属は一般に絶縁性の高い安定な表面酸化皮膜を形成することができるという利点がある。したがって、同様の性質を有するTaやWなどの金属も有効に使用

することができることは勿論である。

【0038】なお、上記の実施例方法ではボトム・ゲート・スタガー型の薄膜トランジスタマトリクス基板の場合を示したが、逆のトップ・ゲート・スタガー型の場合についても応用してよいことは勿論である。また、本発明の趣旨に添うものである限り、各部に使用する材料やプロセス条件などは適宜他のものを選択使用してよいことは言うまでもない。

[0039]

【発明の効果】以上説明したように、本発明によればゲートパスライン婦子40も導電性酸化物膜、たとえば、IT 0(Inz 01-SnO2) 膜で形成されており、しかも、低抵抗金 属膜からなる下層のゲートパスライン400a、たとえば、A1膜がITO(Inz 03-SnO3) 膜と雰囲気中で近接状態を形成することがないので、製造工程中の各種処理、たとえばケミカル・ドライ・エッチングや現像処理などによる表面の酸化、あるいは、ITO(Inz 03-SnO3) 膜の凝元などの悪影響を受けることがなく、したがって、外部回路への接続のためのフレキシブル配線ケーブルの端子との接続強度や接続抵抗が優れ、アクティブマトリクス型液晶表示装置の品質および信頼性の向上に寄与するところが極めて大きい。

【図面の簡単な説明】

【図1】本発明方法の第1実施例を示す図である。

【図2】本発明方法の第1実施例におけるゲートパスライン端子列の構成を示す図である。

【図3】本発明方法の第2実施例を示す図である。

【図4】本発明方法の第3実施例を示す図である。

【図 5】アクティブマトリクス型液晶表示パネルの外観を示す斜視図である。

【図6】薄膜トランジスタマトリクス基板の構成例を示す図である。


【図7】ドレインパスライン始子列の構成例を示す図で ある。

【図8】従来のゲートバスライン端子列の構成例を示す 図である。

【符号の説明】


1は薄膜トランジスタマトリクス基板、2は共通電極基板、3は液晶、4はゲートバスライン端子列、5はドレインパスライン端子列、10は薄膜トランジスタ、11は透明基板、12はソース電極、13はドレイン電極、14はゲート電極、15は動作半導体層、16(16a,16b)はゲート光緑層、17は保護層、19は画素電極、40はゲートパスライン端子、50はドレインパスライン端子、80はスペース、400(400a,400b)はゲートパスライン、500はドレインパスライン、

[図1]




[図2]

本発明方法の無し実施例におけるゲートパスライン 端子例の構成を示す図



[図5]

アクティブストリクス型液晶表示パネルの外観を示す斜視図




- 1 :浮波トランシスタマトリクス基板 - 2 :共通電極基板 - 3:液晶

46:ゲーバスライン調子 50:ドレインバスライン調子


【図6】

薄膜トランジスタマトリクス基板の構成例を示す図




【図3】

【図4】



[図7]

. .



【図8】

従来のゲートバスライン鎖チ列の構成例を示す図

